Digital IC Design Manager

核心職責

1. 硬體安全電路設計與 SoC 整合

• 安全 IP 開發： 主導加解密演算法模組（如 AES, SHA, RSA, TRNG, PUF, PQC 等）的 RTL 設計與優化。

• 架構規劃： 參與並實現整體 Security Architecture，包含 Secure Boot（安全啟動）、Secure Storage（安全儲存）及通訊加密協議。

• 系統整合： 負責 IP 介面控制（Bus Interface）、時序邏輯設計及晶片上層模組（Top-level）的連線與系統整合。

2. ASIC 實務與驗證流程

• 前端設計： 使用 Verilog 撰寫高品質 RTL，並執行精確的功能驗證與模擬。

• 後端配合： 執行 ASIC 合成（Synthesis）、DFT 導入、跨時鐘域（CDC）處理及時序收斂（Timing Closure）。

• 實體設計支援： 協同後端工程團隊（Physical Design）解決實體設計問題，確保順利完成 Tape-out。

• 原型驗證： 利用 FPGA 平台進行系統原型（Prototyping）驗證與軟硬體整合測試。

3. 團隊管理與文件規範

• 人才指導： 帶領並管理 3 位數位設計工程師，負責任務分配、進度追蹤、Code Review 及技術指導。

• 技術文件： 撰寫並維護規格書、驗證計畫、整合報告及安全模組測試文件，確保開發流程符合標準。

技術要求 (Requirements)

• 學歷： 電子、電機、資訊工程相關系所碩士以上學位。

• 專業經驗： * 具備 5 年以上數位電路設計經驗，並有成功 Tape-out 經驗。

  • 精通 Verilog 與常見 EDA Tools（如 Design Compiler, PrimeTime, Spyglass）。

  • 熟悉加解密演算法硬體實現或資訊安全架構者優先。

• 領導能力： 具備團隊協作精神，能清晰溝通技術細節，並有初步管理或指導資淺工程師的經驗。

加分項目 (Nice to Have)

• 熟悉 RISC-V 或 ARM 系統架構整合。

• 具備低功耗設計 (Low Power Design) 經驗。

• 瞭解後量子加密 (PQC) 或物理防竄改技術 (Side-channel attacks resistance)。