目前搜尋條件: 台灣 清除搜尋條件

49 職務 台灣

修改排序:

Taoyuan, Northern Taiwan Permanent

發佈於: 2026/1/20

我們的客戶正處於全球能源轉型與數位化浪潮的核心。我們在尋找一位具備 商務敏銳度 與 卓越執行力 的專案領航者。在這個職位,您不只是管理進度,更是代表我們客戶與全球頂尖客戶協作,將創新概念轉化為具備商業價值的解決方案。 Position: 業務主管 Location: Taoyuan, Taiwan  Job Description:  商務策劃與價值創造: 作為商機開發的先驅,您將主導新專案的戰略評估。透過精準的技術方案規劃、成本結構分析(ROI)及商務談判,為公司爭取具成長潛力的全球訂單,從源頭定義專案的成功。 端到端(End-to-End)...

登記職務提醒

您將會收到職務提醒:

請填寫您的電郵地址。

Homebased/teleworking job Permanent

發佈於: 2026/1/14

Sr. Application Engineer for High Speed IO (Potential lead)_Northern TW Customer Engagement & Solution Architecture Partnered closely with customers to analyze application requirements and recommend optimal high-speed custom cable and interconnect solutions . Provided technical co...

Taipei, Northern Taiwan Permanent

發佈於: 2026/1/14

工作內容: • IP介面控制和時序處理。 • 晶片上層連線和系統整合。 • 使用 Verilog 設計和功能模擬。 • 使用 FPGA 進行功能驗證。 • 晶片合成並完成 DFT,multi-clock 和 timing 等設計。 • 與後段整合合作,完成晶片驗證並T/O。 SystemVerilog/C/UVM/TCL/FPGA platform evaluation and verification/coverage test/formal check 需要具備的條件: • 碩士畢業,也歡迎新人。 •熟悉 ASIC 設計和開發流程。 • 熟悉 SystemVerilog...

Taipei, Northern Taiwan Permanent

發佈於: 2026/1/14

Role Overview We are seeking a high-energy, hands-on Process Engineer to join our manufacturing team. This role is critical in developing and optimizing high-volume Surface Mount Technology (SMT) processes that meet rigorous reliability and performance standards. You will be responsible for the end-to-end ...

Taipei, Northern Taiwan Permanent

發佈於: 2026/1/14

  核心職責 1. 硬體安全電路設計與 SoC 整合 安全 IP 開發: 主導加解密演算法模組(如 AES, SHA, RSA, TRNG, PUF, PQC 等)的 RTL 設計與優化。 架構規劃: 參與並實現整體 Security Architecture ,包含 Secure Boot(安全啟動)、Secure Storage(安全儲存)及通訊加密協議。 系統整合: 負責 IP 介面控制(Bus Interface)、時序邏輯設計及晶片上層模組(Top-level)的連線與系統整合。 ...

New Taipei City, Northern Taiwan Permanent

發佈於: 2026/1/14

AI Data Center Cooling & HVAC Architecture Leader (Northern Taiwan) We are seeking a high-caliber HVAC and liquid cooling architect to design and deliver next-generation, high-efficiency AI data center cooling solutions . This role focuses on enabling high-density AI computing with best-in-class PUE per...

Taipei, Northern Taiwan Permanent

發佈於: 2026/1/14

工作內容: 1.負責 IP 介面控制與時序邏輯設計,確保模組穩定性與資料正確傳遞。 2.參與 SoC 上層模組連線設計與系統整合工作。 3.使用 Verilog 撰寫 RTL,並執行功能模擬與波形分析。 4.使用 FPGA 進行模組與系統功能驗證,支援原型測試。 5.執行 ASIC 設計流程,包括邏輯綜合(Synthesis)、DFT、clock domain crossing、timing closure 等。 6.配合後段(backend)設計工程師完成實體整合與 Tape-out 作業。 7.參與加解密 IP(AES、SHA、RSA、TRNG、PUF、PQC 等)之數位邏輯設計與驗證整合。...